19. Buatlah rangkaian
T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=clock,
B2=clock
.png)
3. Video Simulasi
[Kembali]
2. Gambar Rangkaian Simulasi
[Kembali]
.png)
4. Prinsip Kerja
[Kembali]
Berdasarkan kondisi rangkaian T Flip Flop memiliki input B0=1, B1=clock, B2=clock. Pada IC 74LS112 terlihat input R, S, dan CLK merupakan aktif low sehingga ketika B0 dengan input 1 dihubungkan kepada kaki R maka R tidak aktif atau tidak mempengaruhi output. Namun pada kaki S diberikan input berupa B1=Clock, sehingga ketika kaki S diberi input low oleh sinyal clock maka kaki S akan aktif dimana kaki S akan men-setkan output atau Q=1 yang membuat led menyala. sedangkan ketika kaki S diberi input high oleh sinyal clock maka rangkaian RS tidak akan aktif dikarenakan kedua kaki input R dan S diberikan input high sedangkan kakinya merupakan aktif low. Pada saat ini (S diberi input high oleh clock), T Flip Flop akan aktif dimana J dan K (atau T) dihubungkan kepada VCC yang membuat input T bernilai 1 maka ketika clock mentrigger dari low ke high (fall time), output pada T flip flop akan berupa toogle dimana outputnya akan membalikkan output sebelumnya atau Q=0 yang membuat led tidak menyala dan Q'=1, hal ini membuat led seolah olah hidup mati (berkedap kedip) ketika S diberi input clock. Namun ketika sinyal clock pada CLK memiliki frekuensi yang sama dengan sinyal clock pada kaki S maka led seolah olah tetap menyala atau stay dioutput ketika S diberi input low (Q=1 dan Q'=0) dikarenakan ketika S tidak aktif, CLK belum sempat untuk men-triger T flip flop sehingga tidak terjadi toogle atau pembalikan input dikarenakan frekuensi sinyal clocknya sama. Maka dari itu dibuat frekuensi sinyal clock pada CLK lebih tinggi agar CLK bisa mentriger T flip flop sebelum S aktif ketika input sinyal clock S kembali bernilai low.
5. Link Download
[Kembali]
Tidak ada komentar:
Posting Komentar