9. Buatlah rangkaian
seperti gambar percobaan
2, ganti probe dengan seven segment dan ubah sumber tegangan
menjadi 12 volt
2. Gambar Rangkaian Simulasi
[Kembali]
Percobaan 2a
Percobaan 2b
Pada percobaan 2 kita akan mencoba membuat rangkaian Asynchronous counter. Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.
Berdasarkan percobaan 2, rangkaian Asynchronous counter terdapat 6 sakelar yang mana sakelar ini dapat terhubung ke VCC yang akan memberikan logika 1 dan dapat juga terhubung ke ground yang akan memberikan logika 0). Sakelar ini dihubungkan dengan IC 74LS90 dan 7493.
Pada percobaan 2a, input CKA dan CKB dihubungkan ke langsung keclock tanpa dihubungkan kepada output. Sedangkan pada percobaan 2b, hanya CKB yang terhubung ke clock dan CKA akan dihubungkan dengan output pertama dari counter, dimana pada IC74LS90 akan dihubungkan kepada Q0 dan pada IC 7493 akan dihubungkan kepada QA.
Berdasarkan percobaan 2 terlihat IC counter akan menghasilkan keluaran logika 4-bit. Output 4-bit dari setiap counter akan dihubungkan ke 7-segment untuk menampilkan output dalam bentuk bilangan desimal atau heksadesimal. Selain itu, output counter juga dihubungkan ke probe logika agar dapat melihat konversi biner ke desimal atau heksadesimal.
Pada counter 74LS90, R0(1) dan R0(2) berfungsi sebagai Reset, dan R9(1) dan R9(2) berfungsi sebagai Set. Ketika R0(1) dan R0(2) diberikan logika 1, output di-reset menjadi logika 0 sehingga seven segment menunjukkan angka 0 dan probe logika menunjukkan 0000 (dalam bentuk biner). Ketika R9(1) dan R9(2) diberikan logika 1, output di-set menjadi nilai maksimum dari bit yang dihitung, maka pada seven segment akan menampilkan angka 9, dan probe logika menunjukkan 1001 (9 dalam bentuk biner). Dalam kondisi ini, ketika R0(1) atau R0(2) diberikan logika apa pun, nilainya menjadi tidak mempengaruhi output (don't care). Ketika salah satu dari R0 dan R9, misalnya R1(0) dan R9(1), diberikan logika low, output akan bergantian menjadi logika 1 atau dalam kondisi counting. Jika CKA tidak dihubungkan ke output, seven segment akan menunjukkan penghitungan tetapi tidak berurutan. Namun, jika CKA dihubungkan ke output Q0, seven segment akan menghitung dengan menampilkan angka 0-9 atau 0000-1001 secara berurutan.
Pada counter 7493, hanya R0(1) dan R0(2) yang ada. Ketika diberikan logika 1, output akan direset sehingga semua output menjadi logika 0, seven segment menampilkan angka 0, dan probe logika menunjukkan 0000. Ketika salah satu dari R0(1) dan R0(2) diberikan logika 1, jika CKA tidak dihubungkan ke output, output akan menghitung naik tetapi tidak berurutan. Namun, jika CKA dihubungkan ke Q(A), seven segment akan menampilkan penghitungan naik secara berurutan dari 0000 hingga 1111.
5. Link Download
[Kembali]
Tidak ada komentar:
Posting Komentar