Laporan Akhir Modul 3 Percobaan 1

 

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

Modul III
Counter

Percobaan 1

1. Jurnal [Kembali]

Gambar 1. Jurnal Percobaan 1

2. Alat dan Bahan [Kembali]

2.1 Alat [kembali]

a.. Jumper

Gambar 2. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 3. Modul De Lorenzo

2.2 Bahan (proteus) [kembali]

a. IC 74LS112 (J-K Flip-Flop)

Gambar 4. IC 74LS112

c. Power DC

Gambar 5. Power DC

d. Switch (SW-SPDT)

Gambar 6. Switch

e. Logicprobe

Gambar 7. Logic Probe

3. Rangkaian Simulasi [Kembali]

Gambar 8. Rangkaian percobaan 1 di proteus

Gambar 9. Rangkaian percobaan 1

4. Prinsip Kerja Rangkaian [Kembali]

Asynchronous counter (counter asyncronous) adalah counter yang sinyal clocknya hanya diberikan pada trigger flip flop pertama dimana untuk input trigger flip flop selanjutnya dipengaruhi oleh output flip flop sebelumnya. Dalam counter asyncronous, perubahan nilai output terjadi ketika ada perubahan pada input tertentu. Misalnya, dalam counter 4-bit asyncronous, flip-flop pertama mengubah nilainya ketika clock berubah, flip-flop kedua mengubah nilainya ketika flip-flop pertama berubah, flip-flop ketiga mengubah nilainya ketika flip-flop kedua berubah, dan seterusnya.

Berdasarkan gambar diatas terlihat bahwa sinyal clock hanya diberikan pada kaki input CLK flip flop pertama. Untuk kaki JK flip flop inputnya dihubungkan menjadi satu (atau menjadi T Flip Flop) dimana nilai J dan K berlogika 1 sehingga outputnya akan bersifat toogle dimana JK Flip Flop akan mentoogle output ketika kaki CLK diberi input dari 1 ke 0 dikarenakan kaki CLK bersifat fall time. Sedangkan untuk kaki S dan R diberi input high sehingga kaki S Dan R tidak aktif dikarenakan kaki S dan R bersifat aktif low. Terlihat bahwa pada gambar diatas, input trigger pada flip flop selanjutnya akan dipengaruhi oleh output Q pada flip flop sebelumnya. Hal ini membuat flip flop akan mencounter up outputnya sedangkan jika kaki trigerr flip flop selanjutnya dihubungkan dengan Q' dari flip flop sebelumnya maka output akan bersifat counter down.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Apa perbedaan dari IC 74LS90 dengan 7493? Jelaskan berdasarkan pinout dan kegunaan setiap pinoutnya

Jawab:

Perbedaan antara IC 74LS90 dan 7493 berdasarkan pinout dan kegunaanya yaitu:

a. IC 74LS90

- Input terdiri dari 4 pinout yaitu R0(1), R0(2), R9(1), dan R9(1) 

- R0 (reset 0) berfungsi untuk mereset output menjadi 0 ketika diberikan logika high pada kedua pin RO yaitu R0(1) dan R0(2)

- R9 (reset 9) berfungsi sebagai mengreset output menjadi 9 (1001) Ketika kedua pin R9 diberi logika high.

- Output terdiri dari Q1, Q2, Q3, dan Q4 dimana berfungsi sebagai output penghitung dalam bentuk decimal (BCD).

- Ketika salah satu R0 dan R9 diberikan input low maka akan terjadi counting dari 0000 - 1001 (decimal)

b. IC 7493

- Input terdiri 2 pinout yaitu R0(1) dan R0(2) 

- R0 (reset 0) berfungsi untuk mereset output Ketika kedua kaki R0 diberi logika 1.

- Ketika salah satu pin R0 diberi logika low maka ic 7493 akan mencounter dari 0000-1111 (hexadecimal).

- Output terdiri dan QA, QB, QC dan QD dimana berfungsi sebagai output perhitung dalam bentuk biner

2. Analisa sinyal output yang dikeluarkan JK flip-flop kedua dan ketiga ? kenapa flip-flop terakhir disebut MSB? 
 
Jawab:
 
Berdasarkan konsep asynchronous counter dimana sinyal clock hanya diberikan pada flip-flop pertama dan kemudian input selanjutnya dipengaruhi oleh output flip-flop sebelumnya sehingga JK flop flop 2 akan mengubah outputnya berdasarkan JK flip-flop 1. Flip-flop 2 akan mentooglekan outputnya ketika JK Flip Flop pertama mentrigger CLK JK flip flop 2 dari 1 ke 0 dikarenakan kaki clock merupakan fall time sehingga dapat disimpulkan input JK flip-flop 2 dipengaruhi oleh output JK flip-flop 1. Begitu pula JK flip-flop 3 terhadap JK flip flop 2.
 
Flip-flop terakhir disebut MSB (Must significant bit) karena dalam urutan biner, bit paling berpengaruh besar berada pada posisi depan sehingga jika counter 4-bit (4 flip-flop) maka flip-flop ke-4 akan menjadi MSB.

7. Link Download [Kembali]

• Download HTML [klik disini]
• Download Rangkaian Simulasi [klik disini]
• Download Video Simulasi [klik disini]
• Download Datasheet IC 72LS112 (JK Flip Flop) [klik disini]